



OCHOBY COMPUTER SCIENCE

Balun.Courses




ЗАПИСЬ




ПЛАН УРОКА

1. Кэш процессора
2. Политики размещения кеша
3. Политики замещения кеша
4. Когерентность
5. Direct memory access




КЭШ ПРОЦЕССОРА

ЯЧЕЙКИ ПАМЯТИ




DRAM




SRAM

КЭШ ПРОЦЕССОРА



Look-aside read




Look-through read


Pros and cons?

ПОЛИТИКИ РАЗМЕЩЕНИЯ КЭША

УРОВНИ КЭША, РАЗМЕЩЕНИЕ



Inclusive cache




Exclusive cache


КЭШ ЛИНИИ




АССОЦИАТИВНОСТЬ



Полная ассоциативность



Прямая ассоциативность



Групповая ассоциативность


ПОЛИТИКИ ЗАМЕЩЕНИЯ

ПОЛИТИКИ ЗАМЕЩЕНИЯ

- Random replacement (actually, not bad)
- Least Recently Used
- Time Aware LRU
- Least Frequently Used
- FIFO/LIFO
- Всевозможные комбинации вышеприведенных политик

КОГЕРЕНТНОСТЬ КЕША

КОГЕРЕНТНОСТЬ КЭША




- Modified
- Exclusive
- Shared
- Invalid
- MOESI
- MESIF

Зачем нужен?

Как может повлиять на нашу программу?


DEMO

Процессор на Verilog



DIRECT MEMORY ACCESS

DIRECT MEMORY ACCESS



Что с когерентностью?

Плюсы и минусы?

Для чего нужно?